Senior Staff Analog Mixed-Signal Design and Modelling Engineer

ionq·Oxfordsenior

En corto

→Diseñar e integrar circuitos analógicos y mixtos para chips en frío (Cryo-CMOS) en IonQ.
→Modelar chips a múltiples niveles de abstracción para simulación y verificación previa al tape-out.
→Liderar el desarrollo de modelos de sistema que combinan circuitos transistor y comportamiento en Verilog-A/AMS.

Fluent English required for technical collaboration and documentation.

Postularme en la empresa ↗Compartir por WhatsApp

✓ Gratis para empezar✓ Corre en tu navegador✓ Primer dossier sin tarjeta✓ Listo en ~1 minuto

En ~1 minuto te damos: quién te entrevista, las preguntas probables con respuestas desde tu CV, y tu CV adaptado a esta vacante. Tu primer dossier es gratis.

Las preguntas que te van a hacer

1. ¿Cómo decides qué bloques modelar a nivel transistor y cuáles a nivel de comportamiento en un modelo de sistema?

🔒 +7 preguntas más

Sin tarjeta. Subís tu CV y en ~1 minuto tenés el dossier completo.

🎧¿Llegás a la entrevista? Llevá el copiloto. Nuestra extensión escucha la entrevista en vivo y te muestra anclas de 3-4 palabras desde tu CV y tu preparación — mirás, conectás, hablás. Gratis. Ver la extensión →

💵 USD · Remote · No visa

¿No encontrás lo que buscás? Probá Micro1

Micro1 te ubica directo en empresas de EE. UU. que pagan en USD. Un solo proceso de vetting, múltiples ofertas — sin aplicar en frío.

Que Micro1 te matchee →

📬Vacantes elegidas para TU CV, cada mañana por WhatsApp. Gratis: escribí “vacantes” y el bot te manda tus matches del día. Suscribirme →

¿Qué piden?

✓Experiencia comprobada en diseño de circuitos analógicos y mixtos en CMOS
✓Habilidades sólidas en simulación y verificación de circuitos
✓Conocimiento avanzado de Verilog-A/Verilog-AMS y SystemVerilog
✓Experiencia en flujo de diseño de ICs desde especificación hasta tape-out
✓Capacidad para integrar bloques en sistema y validar en silicio
✓Experiencia en entornos de diseño en frío (cryo) o aplicaciones cuánticas

¿No cumplís todo? Es lo normal — tu dossier gratis te dice qué gaps tenés y cómo cubrirlos en la entrevista.

CMOSAnalog Mixed-Signal DesignVerilog-AVerilog-AMSSystemVerilogCadence VirtuosoSpectreSynopsys Custom CompilerCalibrePyAEDT

¿A quién escribirle en ionq?

Tu dossier gratis identifica a las personas que te entrevistarían — con su background, qué valoran y cómo escribirles para destacar antes de aplicar.

About IonQ: IonQ, Inc . [NYSE: IONQ] is the world’s leading quantum platform and merchant supplier - delivering integrated quantum solutions across computing, networking, sensing, and security. IonQ’s newest generation of quantum computers, the IonQ Tempo, is the latest in a line of cutting-edge systems that have been helping customers and partners including Amazon Web Services, and AstraZeneca achieve 20x performance results and accelerate innovation in drug discovery, materials science, financial modeling, logistics, cybersecurity, and defense. In 2025, the company achieved 99.99% two-qubit gate fidelity, setting a world record in quantum computing performance . Headquartered in College Park, Maryland, IonQ has operations in California, Colorado, Massachusetts, Tennessee, Washington, Italy, South Korea, Sweden, Switzerland, Canada, and the United Kingdom. Our quantum computing services are available through all major cloud providers, while we also meet the needs of networking and sensing customers across land, sea, air, and space. IonQ is making quantum platforms more accessible and impactful than ever before. Location: This role is based at our Oxford, England (UK) office, with the option to work a few days a week remotely. Travel: Up to 5% Job ID: 1765 Role: We are looking for a Staff Analog Mixed-Signal Design and Verification Engineer to join our Cryo-CMOS IC team at IonQ Oxford. In this role, you will design analog and mixed-signal blocks from specification through circuit design, simulation, layout, tape-out and silicon validation. You will also own top-level chip integration and modelling as a first-class part of our Cryo-CMOS development flow. In this you will build and maintain the model of the chip that the whole team simulates against, a mixed-abstraction model combining transistor-level circuits with Verilog-A/Verilog-AMS and SystemVerilog real-number behavioural blocks. You will decide which blocks are represented at which level of abstraction, keep the models faithful to the schematics and measured silicon. The full-chip model will then be used to verify the ASICs

¿Buscando algo parecido?

Dejá tu email y te avisamos cuando salgan vacantes que coincidan con tu perfil.

No apliques sin prepararte

Investigamos quién te entrevista, adaptamos tu CV y te ensayamos en vivo — gratis la primera.